


Chapitre 4

Gestion des entrées/sorties (GPIOs) du microcontrôleur PIC18F4550

Les Ports d'Entrées/Sorties

Brochage (Pin Diagrams) du PIC18F4550

Le pic 18F4550 comporte 5 ports d'entrées/sorties: A, B, C, D et E.




5 PORTs



34 pins (I/O)

Les Ports d'Entrées/Sorties


Brochage (Pin Diagrams) du PIC18F4550



PORT B

Sur 8 bits (33→40)

Input or Output



La plupart des broches d'E/S sont multiplexées.

Les Ports d'Entrées/Sorties

PORT_x et **LAT_x**

Pour le PIC18F4550, x = A, B, C, D ou E

Chacun des ports d'E/S est associé à plusieurs registres SFR :

PORT

Pour transmettre ou recevoir une donnée sur un port, il faut **ECRIRE** ou **LIRE** la donnée dans le registre **PORT**.

LAT

Verrou de sortie similaire à **PORT**.

Quand utiliser LAT_x plutôt que PORT_x ?

Les registres **LAT_x** et **PORT_x** sont étroitement liés. Ils ont le même rôle: **lire** ou **écrire** une donnée à partir ou vers un port.

Seulement un **phénomène parasite** pouvait arriver lorsque on est amené à faire la manipulation de bit sur un **port** à la vitesse d'exécution des instructions au niveau CPU: **On pouvait notamment observer des valeurs erronées sur les ports.**

Règles à suivre pour bien manipuler des ports d'E/S :

- Si on souhaite **envoyer (écrire)** une donnée vers un port ou des broches connectées en sorties on utilisera les registres **LAT_x**.
- Si on souhaite **recevoir (lire)** une donnée depuis un port ou des broches connectées en entrées on utilisera les registres **PORT_x**.

Les Ports d'Entrées/Sorties

Configuration de la direction du PORT_x: **TRIS_x**

Quelque soit le mode (**Analogique** ou **Numérique**), il faut utiliser le registre **TRIS_x** pour configurer la direction des **PORT_x** d'E/S.

TRIS_x

C'est le registre de direction de données.

Exemples

Bit **i** de TRISB = 0 → **TRISB.RBi=0**; bit (pin) **i** du PORTB configuré en **sortie**

Bit **i** de TRISB = 1 → **TRISB.RBi=1**; bit **i** du PORTB configuré en **entrée**




figure 1 : exemple des registres associés au port B

L'emplacement des E/S dans SFR

FF6h	TBLPTRL	FD6h	TMR0L	FB6h	ECCP1AS	F96h	TRISE ⁽³⁾	F76h	UEP6
FF5h	TABLAT	FD5h	T0CON	FB5h	CVRCON	F95h	TRISD ⁽³⁾	F75h	UEP5
FF4h	PRODH	FD4h	__ ⁽²⁾	FB4h	CMCON	F94h	TRISC	F74h	UEP4
FF3h	PRODL	FD3h	OSCCON	FB3h	TMR3H	F93h	TRISB	F73h	UEP3
FF2h	INTCON	FD2h	HLVDCON	FB2h	TMR3L	F92h	TRISA	F72h	UEP2
FF1h	INTCON2	FD1h	WDTCON	FB1h	T3CON	F91h	__ ⁽²⁾	F71h	UEP1
FF0h	INTCON3	FD0h	RCON	FB0h	SPBRGH	F90h	__ ⁽²⁾	F70h	UEP0
FEFh	INDF0 ⁽¹⁾	FCFh	TMR1H	FAFh	SPBRG	F8Fh	__ ⁽²⁾	F6Fh	UCFG
FEEh	POSTINC0 ⁽¹⁾	FCEh	TMR1L	FAEh	RCREG	F8Eh	__ ⁽²⁾	F6Eh	UADDR
FEDh	POSTDEC0 ⁽¹⁾	FCDh	T1CON	FADh	TXREG	F8Dh	LATE ⁽³⁾	F6Dh	UCON
FECh	PREINC0 ⁽¹⁾	FCCh	TMR2	FACH	TXSTA	F8Ch	LATD ⁽³⁾	F6Ch	USTAT
FEBh	PLUSW0 ⁽¹⁾	FCBh	PR2	FABh	RCSTA	F8Bh	LATC	F6Bh	UEIE
FEAh	FSR0H	FCAh	T2CON	FAAh	__ ⁽²⁾	F8Ah	LATB	F6Ah	UEIR
FE9h	FSR0L	FC9h	SSPBUF	FA9h	EEADR	F89h	LATA	F69h	UIE
FE8h	WREG	FC8h	SSPADD	FA8h	EEDATA	F88h	__ ⁽²⁾	F68h	UIR
FE7h	INDF1 ⁽¹⁾	FC7h	SSPSTAT	FA7h	EECON2 ⁽¹⁾	F87h	__ ⁽²⁾	F67h	UFRMH
FE6h	POSTINC1 ⁽¹⁾	FC6h	SSPCON1	FA6h	EECON1	F86h	__ ⁽²⁾	F66h	UFRML
FE5h	POSTDEC1 ⁽¹⁾	FC5h	SSPCON2	FA5h	__ ⁽²⁾	F85h	__ ⁽²⁾	F65h	SPPCON ⁽³⁾
FE4h	PREINC1 ⁽¹⁾	FC4h	ADRESH	FA4h	__ ⁽²⁾	F84h	PORTE	F64h	SPPEPS ⁽³⁾
FE3h	PLUSW1 ⁽¹⁾	FC3h	ADRESL	FA3h	__ ⁽²⁾	F83h	PORTD ⁽³⁾	F63h	SPPCFG ⁽³⁾
FE2h	FSR1H	FC2h	ADCON0	FA2h	IPR2	F82h	PORTC	F62h	SPPDATA ⁽³⁾
FE1h	FSR1L	FC1h	ADCON1	FA1h	PIR2	F81h	PORTB	F61h	__ ⁽²⁾
FE0h	BSR	FC0h	ADCON2	FA0h	PIE2	F80h	PORTA	F60h	__ ⁽²⁾

Au départ toutes les broches sont configurées en entrée.

Le PortA

TABLE 10-2: SUMMARY OF REGISTERS ASSOCIATED WITH PORTA

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTA	—	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	56
LATA	—	LATA6 ⁽¹⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	56
TRISA	—	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	56
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	54
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	55
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	55
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	57

Legend: — = unimplemented, read as '0'. Shaded cells are not used by PORTA.

Note 1: RA6 and its associated latch and data direction bits are enabled as I/O pins based on oscillator configuration; otherwise, they are read as '0'.


Registres associés au
PORTA

Le PortA

ARY OF REGISTERS ASSOCIA

Bit 6	Bit 5	Bit 4
RA6 ⁽¹⁾	RA5	RA4
LATA6 ⁽¹⁾	LATA5	LATA4
TRISA6 ⁽¹⁾	TRISA5	TRISA4
—	VCFG1	VCFG0
C1OUT	C2INV	C1INV
CVROE	CVRR	CVRSS
PPBRST	SE0	PKTDIS

ented, read as '0'. Shaded cells are
sociated latch and data direction bits
otherwise, they are read as '0'.



La broche **RA4** peut être utilisée soit comme E/S **numérique** normale, soit comme entrée horloge pour le **Timer TMR0** et soit comme entrée/sortie d'un **USB** externe.

Le PortA

TABLE 10-2: SUMMARY OF REGISTERS ASSOCIATED WITH PORTA

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTA	—	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	56
LATA	—	LATA6 ⁽¹⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	56
TRISA	—	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	56
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	54
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	55
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	55
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	57

Legend: — = unimplemented, read as '0'. Shaded cells are not used by PORTA.

Note 1: RA6 and its associated latch and data direction bits are enabled as I/O pins based on oscillator configuration; otherwise they are read as '0'

Les autres broches (RA0, RA1, RA2, RA3 et RA5) peuvent être utilisées soit comme E/S numériques soit comme entrées analogiques.

Au **RESET**, ces E/S sont configurées en entrées analogiques. Pour les utiliser en E/S numériques, il faut:

- écrire '00001111' dans le registre **ADCON1** (sera explicité dans la partie CAN)
- mettre '07h' = '00000111' dans le registre **CMCON** (désactiver le comparateur).

Le PortB

Le port B désigné par PORTB est un port bidirectionnel de 8 bits (RB0 à RB7).

TABLE 10-4: SUMMARY OF REGISTERS ASSOCIATED WITH PORTB

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	56
LATB	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	56
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	56
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	53
INTCON2	RBP $\overline{U}$	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP	53
INTCON3	INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF	53
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	54
SPPCON ⁽¹⁾	—	—	—	—	—	—	SPPOWN	SPPEN	57
SPPCFG ⁽¹⁾	CLKCFG1	CLKCFG0	CSEN	CLK1EN	WS3	WS2	WS1	WS0	57
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	57

Legend — = unimplemented, read as '0'. Shaded cells are not used by PORTB.

Note 1: These registers are unimplemented on 28-pin devices.

Registres associés au
PORTB

Le PortB

- Au départ (ou après un **RESET**) toutes les broches sont configurées en **entrée**.
 - **RB4:RB0** sont configurés comme **entrées analogiques** par défaut et **'0'**
 - **RB7:RB5** sont configurés comme **entrées numériques**.

Pour que **RB4:RB0** soient configurés comme entrées numériques au départ il faut:

- programmer le bit de configuration **PBADEN** du registre **CONFIG3H**. Lorsque **PBADEN='0'** (**CONFIG3H<1>**) (entrées numériques)
- Ou il faut écrire **'0x0E'** dans le registre **ADCON1**.

Le PortC

- Le port C désigné par PORTC est un port bidirectionnel de **7 bits (RC0 à RC7)**. Toutes les broches sont compatibles TTL.

TABLE 10-6: SUMMARY OF REGISTERS ASSOCIATED WITH PORTC

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTC	RC7	RC6	RC5 ⁽¹⁾	RC4 ⁽¹⁾	—	RC2	RC1	RC0	56
LATC	LATC7	LATC6	—	—	—	LATC2	LATC1	LATC0	56
TRISC	TRISC7	TRISC6	—	—	—	TRISC2	TRISC1	TRISC0	56
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	57

Legend — = unimplemented, read as '0'. Shaded cells are not used by PORTC.

Note 1: RC5 and RC4 are only available as port pins when the USB module is disabled (UCON<3> = 0).

Registres associés au
PORTC

Le PortC

- Au départ (ou après un **RESET**) toutes les broches du **PORTC** peuvent être utilisées soit comme E/S normales soit comme broches d'accès à différents modules comme le **timer1**, les modules de comparaison et de capture **CCP1/2**, le **timer 2**, le port **I2C** ou le **port série**, le port **USB**.
- Pour l'utilisation d'une broche du **PORTC** comme E/S normale, il faut s'assurer qu'elle n'a pas été affectée à un de ces modules. Par exemple, si **TIMER1** est validé, il peut utiliser les broches **RC0** et **RC1** selon sa configuration.
- Pour utiliser des broches **RC4** et **RC5** comme **entrées numériques**, le module **USB** doit être désactivée (**UCON<3>=0**) et l'émetteur-récepteur **USB** sur puce doit être désactivée (**UCFG <3> = 1**).
- Le **bit 3** du **PORTC** n'est pas implémenté.

Le PortD

- Le port D désigné par **PORTD** est un port bidirectionnel de **8 bits (RD0 à RD7)**. Toutes les broches sont compatibles TTL .

TABLE 10-8: SUMMARY OF REGISTERS ASSOCIATED WITH PORTD

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTD ⁽³⁾	RD7	RD6	RD5	RD4	RD3	RD2	RD1	RD0	56
LATD ⁽³⁾	LATD7	LATD6	LATD5	LATD4	LATD3	LATD2	LATD1	LATD0	56
TRISD ⁽³⁾	TRISD7	TRISD6	TRISD5	TRISD4	TRISD3	TRISD2	TRISD1	TRISD0	56
CCP1CON	P1M1 ⁽³⁾	P1M0 ⁽³⁾	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	55
SPPCON ⁽³⁾	—	—	—	—	—	—	SPPOWN	SPPEN	57

Legend: — = unimplemented, read as '0'. Shaded cells are not used by PORTD.

- Note 1:** Implemented only when Master Clear Enable Configuration bit = 0).
- Note 2:** RE3 is the only PORTE bit implemented only when PORTC is implemented (all 40-pin devices. All other bits are implemented only when PORTC is implemented (all 40-pin devices)).
- Note 3:** These registers and/or bits are unimplemented on 28-pin devices.

Registres associés au
PORTD

- au départ (au reset) tous les broches sont configurés en **entrées numériques**.
- Pour utiliser des broches **RD0** et **RD1** comme **entrées numériques**, le module port parallèle **SPPCON** doit être désactivée : (**SPPCON<1>=1**) et (**SPPCON<0>=0**).

Le PortE

- **PORTE** contient seulement 4 bits **RE0, RE1, RE2 et RE3**. Ils peuvent être utilisés soit comme **E/S numériques** (Placer '0Ah' dans **ADCON1** et mettre '07h' dans le registre **CMCON**) soit comme **entrées analogiques** du CAN.

TABLE 10-10: SUMMARY OF REGISTERS ASSOCIATED WITH PORTE

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTE	RDPUR ⁽³⁾	—	—	—	RE3 ^(1,2)	RE2 ⁽³⁾	RE1 ⁽³⁾	RE0 ⁽³⁾	56
LATE ⁽³⁾	—	—	—	—	—	LATE2	LATE1	LATE0	56
TRISE ⁽³⁾	—	—	—	—	—	TRISE2	TRISE1	TRISE0	56
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	54
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	55
SPPCON ⁽³⁾	—	—	—	—	—	—	SPPOWN	SPPEN	57
SPPCFG ⁽³⁾	CLKCFG1	CLKCFG0	CSEN	CLK1EN	WS3	WS2	WS1	WS0	57

Legend: — = unimplemented, read as '0'. Shaded cells are not used by PORTE.

- Note 1:** Implemented only when in **CMCON** Configuration bit = 0).
- Note 2:** RE3 is the only PORTE bit implemented only when **PCFG3** = 1 (analog devices). All other bits are implemented only when **PCFG3** = 0 (digital devices).
- Note 3:** These registers or bits are not implemented in all devices.

Registres associés au
PORTE

- Au départ (ou après un **RESET**), les trois broches du **PORTE** sont configurées en **entrée analogique**.
- **RE3** du **PORTE** (**MCLR/VPP/RE3**) est une **entrée** seulement. Son fonctionnement est commandé par le bit de configuration **MCLR**. A la mise sous tension (ou après un **RESET**), **RE3** est activé comme une **entrée numérique** que si (**MCLR** = 0).